TMS320VC5407PGE數(shù)字信號(hào)處理器基于先進(jìn)的改進(jìn)型哈佛架構(gòu)，具有一個(gè)程序存儲(chǔ)器總線和三個(gè)數(shù)據(jù)存儲(chǔ)器公交車。這些處理器提供具有高度并行性的算術(shù)邏輯單元（ALU），特定于應(yīng)用的硬件邏輯，片上存儲(chǔ)器以及額外的片上外設(shè)。這些DSP的操作靈活性和速度的基礎(chǔ)是高度專業(yè)化的指令集。

獨(dú)立的程序和數(shù)據(jù)空間允許同時(shí)訪問(wèn)程序指令和數(shù)據(jù)，提供高度的并行性?？梢栽趩蝹€(gè)周期中執(zhí)行兩個(gè)讀操作和一個(gè)寫(xiě)操作。具有并行存儲(chǔ)和特定于應(yīng)用程序的指令的指令可以充分利用該架構(gòu)。此外，數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳輸。這種并行性支持一組強(qiáng)大的算術(shù)，邏輯和位操作操作，這些操作都可以在一個(gè)機(jī)器周期中執(zhí)行。這些DSP還包括管理中斷，重復(fù)操作和函數(shù)調(diào)用的控制機(jī)制。

產(chǎn)品：TMS320VC5407PGE

核心：C54x

時(shí)鐘頻率：120MHz

封裝：LQFP-144

特性：

具有三個(gè)獨(dú)立的16位數(shù)據(jù)存儲(chǔ)器總線和一個(gè)程序存儲(chǔ)器總線的高級(jí)多總線架構(gòu)

40位算術(shù)邏輯單元（ALU）包括一個(gè)40位桶形移位器和兩個(gè)獨(dú)立的40位累加器

17-×17位并行乘法器耦合到一個(gè)40位專用加法器，用于非流水線單周期乘法/累積（MAC）操作

比較，選擇和存儲(chǔ)單元（CSSU）以進(jìn)行維特比算子的添加/比較選擇

指數(shù)編碼器以計(jì)算40的指數(shù)值單周期位累加器值

具有8個(gè)輔助寄存器和2個(gè)輔助寄存器算術(shù)單元（ARAU）的兩個(gè)地址發(fā)生器

具有總線保持器功能的數(shù)據(jù)總線

8M×16位最大可尋址外部程序空間的擴(kuò)展尋址模式

片上ROM

128K×16位（5407）配置程序存儲(chǔ)器

64K×16位（5404）配置為程序內(nèi)存

片上RAM

40K×16位（5407）由5個(gè)8K×16位片上雙通道模塊組成程序/數(shù)據(jù)RAM

16K x 16位（5404）由兩塊8K×16位片上雙路訪問(wèn)程序/數(shù)據(jù)RAM組成

增強(qiáng)型外部并行接口（XIO2）

程序代碼的單指令重復(fù)和塊重復(fù)操作

塊存儲(chǔ)器移動(dòng)指令，實(shí)現(xiàn)更好的程序和數(shù)據(jù)管理

使用32位長(zhǎng)字操作數(shù)的指令

具有兩個(gè)或三個(gè)操作數(shù)讀取的指令

具有并行存儲(chǔ)和并行加載的算術(shù)指令

條件存儲(chǔ)指令

快速?gòu)闹袛喾祷?/span>

片上外設(shè)

軟件可編程等待狀態(tài)發(fā)生器和可編程存儲(chǔ)區(qū)切換

帶外部時(shí)鐘源的片上可編程鎖相環(huán)（PLL）時(shí)鐘發(fā)生器

兩個(gè)16位定時(shí)器

六通道直接內(nèi)存訪問(wèn)（DMA）控制器

三個(gè)多通道緩沖串行端口（McBSP）

8/16位增強(qiáng)型并行主機(jī)端口接口（HPI8 /16）

< li>帶集成波特率發(fā)生器的通用異步接收器/發(fā)送器（UART）

具有掉電模式的IDLE1，IDLE2和IDLE3指令的功耗控制

CLKOUT關(guān)閉控制以禁用CLKOUT

基于片上掃描的仿真邏輯，IEEE Std 1149.1 （JTAG）邊界掃描邏輯

144引腳球柵陣列（BGA）（GGU后綴）

144引腳薄型四方扁平封裝（LQFP） （PGE后綴）

8.33-ns單周期定點(diǎn)指令執(zhí)行時(shí)間（120 MIPS）

3.3-VI /O電源電壓

1.5- V核電源電壓